台积电董事长兼首席执行官魏哲家近日表示，客户对2nm的询问比3nm更多。针对2nm制程技术的强劲市场需求，台积电持续投入该制程节点，加快2nm产线建设，进一步扩大产能规划。

台积电近日在其官网更新了逻辑工艺内容，称台积电的2纳米（N2）技术开发正在按计划进行，进展良好。 N2技术采用第一代纳米片（Nanosheet）晶体管技术，实现性能和功耗的全面飞跃，预计2025年开始量产。主要客户已完成2nm IP设计并开始验证。此外，台积电还开发了RDL（低电阻复位导体层）和超高性能金属间层（MiM）电容器，以进一步提高性能。

台积电的N2技术将在密度和能效方面成为业界最先进的半导体技术，并采用领先的纳米片晶体管结构，使性能和功耗效率达到新的水平，以满足高性能计算日益增长的需求。 N2及其衍生技术由于市场策略的持续强化，将进一步扩大其在该领域的技术领先地位。

台积电还将在2nm工艺节点推出GAA晶体管架构，有望大幅降低功耗，提升性能和晶体管密度，带来质的改变。台积电将在今年12 月的IEDM 会议上发表的一篇论文提到，2nm 工艺节点将把HD SRAM 位单元尺寸缩小到约0.0175m。这为严重依赖SRAM 密度的现代CPU、GPU 和SoC 设计带来了更大的缓存容量，以有效提高处理大量数据的能力。